Construido desde los Principios Fundamentales.

Diseñado desde cero para el procesamiento de datos en memoria multi-hilo. Sin deuda técnica heredada, sin sobrecarga de runtime, sin compromisos.

Diseñado para un Rendimiento Predecible

La arquitectura de FlashKey elimina los cuellos de botella que limitan los almacenes en memoria tradicionales.

Bucle de Eventos Multi-Hilo

Cada hilo worker ejecuta su propio bucle de eventos epoll/kqueue, procesando comandos en paralelo sin contención.

Arenas de Memoria Por Hilo

La asignación de memoria thread-local elimina la contención de bloqueos y proporciona un rendimiento de asignación predecible.

Estructuras de Datos Lock-Free

Las tablas hash concurrentes y las skip lists permiten lecturas y escrituras paralelas sin sobrecarga de mutex.

Motor de Almacenamiento Integrado

Snapshots MVCC y persistencia AOF integrados directamente en el núcleo — sin coordinación de procesos externos.

De la Solicitud a la Respuesta

Cada operación sigue una ruta determinista optimizada para la mínima latencia.

1

Aceptación de Conexión

Conexiones entrantes distribuidas entre hilos worker mediante SO_REUSEPORT.

2

Análisis de Comandos

Análisis del protocolo RESP2/RESP3 con gestión de búfer zero-copy.

3

Ejecución

Comando ejecutado en estructuras de datos thread-local con aislamiento MVCC.

4

Respuesta

Resultado serializado y enviado de vuelta a través del bucle de eventos del mismo hilo worker.

Escale Horizontalmente, de Forma Transparente

El cluster FlashKey distribuye datos entre nodos utilizando la asignación de hash slots compatible con Redis.

Nodos Maestros

Contenedores primarios de datos con asignación automática de hash slots. Cada maestro gestiona un subconjunto de los 16.384 hash slots.

Nodos Réplica

Copias sincronizadas en tiempo real para escalado de lectura y conmutación por error automática. Cada maestro puede tener múltiples réplicas.

Sentinel

Monitoreo integrado y coordinación automática de conmutación por error. Detecta fallos del maestro y promueve réplicas sin intervención manual.

Elecciones Tecnológicas con Propósito

Cada componente elegido por rendimiento y fiabilidad.

C11
Gestión manual de memoria, cero sobrecarga de runtime, acceso directo al hardware
epoll / kqueue
E/S nativa basada en eventos para máximo rendimiento de conexiones
AES-256-CTR
Cifrado acelerado por hardware con soporte del conjunto de instrucciones AES-NI
Lua 5.1
Motor de scripting integrado para composición de comandos del lado del servidor

Listo para Ver la Arquitectura en Acción?

Nuestro equipo de ingeniería le guiará a través de las decisiones de diseño.